DRAM을 용적률 2400%로 쌓는 시대, 뒤에서 조용히 웃고 있는 기업은?

안녕하세요, 카레라입니다. 사진 출처: 구글 반도체에 대한 의구심이 점차 커지고 있습니다. ​ 올해 초까지만 해도 반도체 장비 업계 전체가 잔칫집이었습니다. AI 열풍으로 칩 수요가 폭발하니 칩 만드는 장비를 파는 회사들도 돈방석에 앉을 것 같았죠. 사진 출처: 구글 그런데 그 잔칫집 한가운데서 주인공 격인 ASML이 최대 고객에게 뒤통수를 맞았습니다. 사진 출처: 한경글로벌마켓 ASML은 세계에서 최첨단 노광장비를 유일하게 만드는 회사입니다. 그런데 이 회사의 차세대 장비 High-NA EUV를 가장 많이 사줘야 할 TSMC가 "2029년까지 이 장비는 양산에 안 쓰겠다" 고 선을 그었습니다. ​ 너무 비싸거든요. 장비 한 대 가격이 3억 5천만 유로가 넘습니다. 공장 하나 짓는 값이 통째로 기계 몇 대에 들어가는 셈이죠. ​ 여기에 미국이 ASML의 중국 판매를 더 조이는 법안까지 꺼내들면서 ASML은 미래 성장 엔진과 중국 시장을 동시에 걱정하는 처지가 됐습니다. 사진 출처: ZDnet 이런 상황에서 빅테크, AI 데이터센터 기업, 반도체 만드는 기업 말고 또 볼 만한 기업이 있을까요? 특히 HBM이 본격적으로 AI 시대의 주류가 된 상황에서 말입니다. 마침 밸류에이션이 원래 턱없이 비쌌지만 지금은 그래도 많이 나아진 기업이 하나 있는데, 상대적으로 관심도는 덜하지만 HBM 시대에 더 중요해질 이 회사를 소개하겠습니다. 사진 출처: 구글 KLA Corporation(KLAC)이라고, 이름은 많이 들어보셨죠? 얘는 반도체 검사장비 만드는 기업 아님? 맞습니다. 반도체는 실리콘 웨이퍼라는 얇고 둥근 원판 위에 회로를 그려서 만듭니다. 너무 쉽게 말했나요? 이 과정이 수백 단계로 잘게 쪼개지는데 여기 관여하는 장비는 크게 두 종류입니다. 사진 출처: works in progress 첫째는 "만드는" 장비입니다. 회로를 실제로 그리고 깎고 쌓는 기계죠. 그중 가장 핵심이 노광장비입니다. 빛을 이용해 회로 무늬를 웨이퍼에 도장 찍듯 새기는 장비인데 이걸 만드는 회사가 아까 말씀드린 ASML입니다. 사진 출처: KLAC 둘째는 "검사하는" 장비입니다. 방금 새긴 회로가 설계대로 잘 그려졌는지 먼지나 흠집 같은 결함은 없는지 들여다보고 재는 기계입니다. ​ 이 분야를 process control, 우리말로 공정 제어 또는 검사·계측이라고 부르고 여기서 압도적 1등이 KLAC입니다. 반도체를 많이 만들수록 검사 장비도 더 수요가 많아진다. 이 뻔한 문장은 사실 그렇게 뻔하지 않습니다. HBM 시대가 되어서 의미가 많이 달라졌습니다. 다시 말씀드리지만 "KLAC는 반도체 검사장비 원탑, 사실상 반도체 필수재니까 반도체가 복잡해질수록 KLAC도 잘 나갈 것이다" 는 전혀 이유가 되지 못합니다. ​ 칩을 만들면 검사를 안 할 수 없다는 말은 그럴듯하지만 사실 그 자체로는 아무것도 증명하지 못합니다. 그냥 "이건 없으면 안 되는 필수 산업이다" 정도의 이야기입니다. ​ 필수라고 다 돈이 되는 건 아닙니다. ​ 전기는 문명의 필수재지만 발전회사 주식이 그렇게 대박 난 적은 없고 비행기도 거의 필수 이동수단이지만 항공사는 워런 버핏이 "돈 먹는 하마" 라고 부른 대표적 업종입니다. 필수라는 건 그냥 출발선일 뿐 그것만으로 좋은 투자가 되진 않습니다. 사진 출처: 인포스탁데일리 KLAC의 진짜 강점은 사실 독점에서 나옵니다. 2021년에도 KLAC는 반도체 검사장비 시장의 절반 이상을 먹어치웠는데 지금도 별반 다르지 않습니다. ​ 이 독점 현상을 이해하는 가장 쉬운 방법은 관성 의존도입니다. 한번 KLAC 장비로 공정을 세팅하면 중간에 다른 회사 장비로 바꾸기 어렵기 때문입니다. ​ 검사 장비는 보통 그 반도체 공장의 학습 데이터를 지속적으로 쌓아감 이 공정에서 어떤 조건일 때 불량이 잘 나는지 몇 달에 걸쳐 통계를 축적하는 것 공장 입장에서는 이 데이터가 곧 수율 즉 정상 칩을 뽑아내는 비율의 원천 ​ 그런데 검사 장비를 다른 회사 것으로 갈아치우면 이 데이터가 리셋됩니다. 몇 달치 학습을 처음부터 다시 해야 하고 그동안 불량이 쏟아지면서 기본적으로 수백억 원의 손실이 납니다. ​ 이걸 전환비용이라고 부릅니다. 갈아타는 데 드는 대가가 너무 커서 사실상 갇혀버리는 거죠. 사진 출처: mt.co.kr 게다가 칩의 회로 선폭이 점점 좁아지고 있습니다. 3나노에서 2나노로 이런 식이죠. 나노는 머리카락 굵기의 10만분의 1 수준이니 상상하기도 어려운 크기입니다. ​ 선이 가늘어질수록 아주 작은 먼지 하나, 흠집 하나가 회로를 끊고 칩 전체를 망가뜨린다는 게 문제 넓은 도로에 자갈 하나 떨어진 건 괜찮지만 아주 좁은 길에 자갈이 떨어지면 길이 막히는 것과 비슷 그래서 선폭이 좁아질수록 이 단계에서도, 저 단계에서도 검사해야 되니 검사 횟수가 늘어남 ​ KLAC는 검사 단계 하나하나마다 돈을 벌어들이는데, 검사 장비를 팔고 그걸 돌리는 서비스로 매출을 올리죠. ​ 웨이퍼 한 장을 처리할 때 KLAC가 벌어들이는 돈이 칩 세대가 넘어갈 때마다 저절로 올라갈 수밖에 없습니다. 공장이 특별히 장비를 더 많이 사주지 않아도 칩이 미세해진다는 사실 하나만으로 검사할 지점이 늘어나니 매출이 따라 오르는 구조로 이해하시면 됩니다. ​ 전체 반도체 투자가 늘든 줄든 상관없이 칩이 복잡해지는 흐름 자체가 KLA의 하방을 막아준다는 이야기입니다. 만약 AI 붐이 어느 날 갑자기 식더라도 칩은 계속 미세해진다는 큰 방향은 바뀌지 않습니다. ​ 경쟁사보다 조금이라도 앞선 칩을 만들려는 싸움은 멈추지 않으니까요. ​ 자, 이제 핵심을 봅시다. 요즘 반도체 칩은 HBM 시대가 열리면서 갑자기, 말도 안 되게 복잡해지고 있습니다. 사진 출처: 조선일보 DRAM을 8개 쌓는 게 최첨단 기술이던 시절이 있었는데 이제는 12층, 16층, 20층, 24층 이야기도 나오고 있습니다. process control intensity, 공정 제어 집약도라는 개념이 여기서 등장합니다. ​ 어렵게 들리지만 뜯어보면 간단합니다. 이렇게 갑자기 칩을 쌓아서 고층 아파트를 만들게 된 산업에서 매출과 영업이익은 곧 수율 그 자체이며, 여러 층을 쌓아 하나로 만드는 제품의 전체 수율은 각 층 수율을 전부 곱한 값입니다. 이 차이가 모든 걸 결정합니다. 한 층을 올리는 공정의 성공률이 99%라고 해봅시다. 100번 하면 99번 성공하는 꽤 훌륭한 수준입니다. 그런데 이걸 여러 층 곱하면 이야기가 달라집니다. 사진 출처: 구글 8층 스택은 0.99를 7번 곱해서 약 92% 12층은 0.99를 11번 곱해서 약 87% 16층은 0.99를 15번 곱해서 약 86% ​ 층 하나하나는 99%로 훌륭한데 다 쌓고 나면 열 개 중 하나 이상이 불량으로 버려진다는 겁니다. ​ 게다가 이건 지나치게 단순화한 계산입니다. 실제로는 층수가 높아질수록 사소한 결함들이 누적되면서 수율이 더 나빠집니다. 예를 들어 각 층의 표면이 아주 미세하게 울퉁불퉁한 정도는 한두 층에서는 넘어갈 수 있습니다. 사진 출처: 경향신문 그런데 이 미세한 굴곡이 층층이 쌓이며 누적되면 위쪽 층에서는 도저히 감당 못 할 수준의 뒤틀림이 되어 버립니다. ​ 예를 들어서 16층짜리 HBM을 다 쌓아 올렸는데 알고 보니 밑에서 3번째 층에 결함이 있었다? ​ 이러면 그 위에 멀쩡하게 쌓은 13개 층까지 전부 같이 폐기해야 합니다. 3층에서 걸러냈으면 다이(층) 하나 버리고 끝날 일이 끝까지 가는 바람에 정상 다이 13개를 통째로 날린 겁니다. 손실 규모가 단일 칩과는 비교가 안 됩니다. ​ 그래서 검사의 경제적 가치가 층수에 따라 수직 상승하게 됩니다. ​ 게다가 오늘날 HBM은 AI 칩 원가의 거의 절반을 차지합니다. 그러니 마지막 단계에서야 발견된 불량 스택 하나는 그야말로 돈 파쇄기가 되겠죠? ​ 검사의 가치는 결국 못 걸러냈을 때 잃는 돈인데 그 잃는 돈 자체가 층수와 함께 폭증함 KLAC가 파는 게 바로 그 못 걸러냈을 때의 재앙을 막아주는 물건 ​ 앞에서 본 수학이 검사의 가치를 폭증시키지만 검사할 대상도 물론 층수와 함께 폭증합니다. 여기가 KLAC의 매출이 실제 물리적으로 늘어나는 지점인데, 몇 가지가 있습니다. 사진 출처: 조선일보 가장 먼저 TSV 실리콘 관통 전극입니다. 그냥 DRAM 층과 층을 세로로 뚫고 지나가는 신호 통로, 엘리베이터 통로입니다. 층을 위아래로 관통해야 전기 신호가 오르내릴 수 있거든요. 사진 출처: eureka 그런데 통계를 보면 이 TSV의 불량률은 층이 높아질수록 지수적으로 치솟습니다. 지금 개발 중인 HBM4 시제품에서는 TSV 하나 때문에 생기는 수율 손실만 전체의 15~20%에 달한다고 합니다. ​ 층이 늘면 이 통로 개수도 늘어나고 각 통로의 정렬 허용 오차는 더 빡빡해지니 검사 부담이 이중으로 커지겠죠. 사진 출처: formfactor.com 마찬가지로 층이 늘어날 때마다 갯수가 복사되는 마이크로범프와 하이브리드 본딩 접합부가 있습니다. 기존 DRAM에서는 없거나 중요하지 않았던 부분이죠. ​ 마이크로범프는 층과 층을 붙이는 아주 미세한 구리 접점 HBM4는 층 하나당 4만 개가 넘는 마이크로범프를 25μm 이하 간격으로 촘촘히 박아넣음 이 많은 곳들에서 아주 작은 불량률만 생겨도 역시 곱셈 수율 때문에 큰 타격이 됨 ​ 그래서 층을 쌓는 단계마다 새로운 검사 항목이 자꾸만 붙습니다. 다이를 종잇장처럼 얇게 갈고 자르고 붙이는 과정에서 계속 새로운 결함이 생기거든요. 웨이퍼를 얇게 갈고 자를 때 생기는 기계적 스트레스까지는 원래 DRAM에서도 있던 거니까 그나마 좀 낫지만, HBM 시대가 등장하면서 층을 쌓으며 열로 눌러 붙이는 본딩 과정에서는 접점이 끊기거나 엉뚱하게 붙거나 저항이 높아지는 불량이 생깁니다. 결국 층을 하나 더 올린다는 건 검사해야 할 항목 한 세트를 통째로 더 얹는다는 뜻이겠죠. ​ 그런데 진짜 근본적인 이유는 따로 있습니다. 검사를 "왼쪽으로" 밀어야 한다는 겁니다. 공정 순서를 왼쪽에서 오른쪽으로 흐르는 시간표라고 상상해보세요. ​ 검사를 오른쪽, 즉 다 쌓은 다음이 아니라 왼쪽, 즉 쌓기 전 단계로 최대한 당겨야 한다는 뜻입니다. ​ 이유는 앞의 곱셈 수율에 있습니다. 나쁜 다이를 일단 스택에 올려버리면 그 위에 쌓을 정상 다이들까지 몽땅 낭비되니까요. 그래서 불량은 무조건 쌓기 전에 걸러내는 게 유일한 해법입니다. 사진 출처: SK하이닉스 뉴스룸 이걸 업계에서는 shift-left라고 부릅니다. 웨이퍼 단계에서 미리 검사해서 검증된 양품 다이, 영어로 Known Good Die라는, 확실히 정상인 다이만 스택으로 올려보내는 겁니다. ​ HBM처럼 여러 다이를 합치는 제품일수록 이 조기 검사가 나중의 값비싼 실패를 막아줍니다. 사진 출처: 이데일리 그런데 HBM 최신 기술인 하이브리드 본딩으로 넘어가면 이 요구가 극한으로 치닫게 됩니다. ​ 하이브리드 본딩은 중간에 범프 같은 이음쇠 없이 구리 면과 구리 면을 직접 맞대 붙이는 방식입니다. ​ 접착면이 티끌 하나 없이 완벽하게 깨끗하고 평평해야 붙습니다. 조금이라도 오염되거나 울퉁불퉁하면 아예 안 붙어요. 그래서 붙이기 전 검사가 절대적으로 중요해집니다. ​ 여기서 골치 아픈 딜레마가 하나 생깁니다. 사진 출처: anysilicon 붙이기 전에 이 다이가 정상인지 전기 검사를 하려면 프로브라는 바늘을 접점에 콕콕 찔러야 하는데 이 바늘이 닿는 순간 접점 표면의 평평함이 물리적으로 망가집니다. ​ 이 훼손을 복원하지 않으면 표면이 울퉁불퉁해져서 나중에 붙일 때 빈틈이나 끊긴 연결이 생기거든요. 그러니 붙이기 직전 표면 상태를 나노미터 단위로 다시 확인하는 게 필수 관문이 됩니다. ​ 이 검사가 얼마나 극단적으로 정밀해야 하는지를 보면... ​ 접합면 안의 빈 공간은 1μm까지 잡아내는 비접촉 음향 계측으로 검사 구리 대 구리 접점의 높이는 1.5μm 단위로 재어야 함 정렬이 틀어졌는지는 이보다 더한 정밀도로 측정해야 함 ​ 게다가 구리를 갓 도금한 직후에는 표면이 매우 거칠어서 일반적인 백색광을 쏘면 빛이 사방으로 제멋대로 튕겨 나가 제대로 볼 수 없다고 합니다(...). ​ 그래서 결이 딱 맞춰진 특수 레이저 파장 기술을 써야 결함이 보인다네요. 이 정도 수준의 검사장비는 아무 회사나 뚝딱 만들 수 있는 물건이 아닙니다. KLA가 웨이퍼 만드는 앞단에서 수십 년간 갈고닦아온 바로 그 기술이 그대로 필요한 영역이죠. 아까는 정밀 검사가 최대한 앞단 쪽으로 땡겨진다더니, 갑자기 뒷단 얘기는 왜 나오는 거지? 정밀 검사가 앞단으로 땡겨지는 동시에 뒷단도 앞단만큼 정밀하게 검사해야 한다는 뜻입니다. ​ 무슨 말이냐면, 예전에는 칩을 붙이는 뒷단, 즉 패키징은 앞단만큼 정밀하게 검사할 필요가 없었습니다. ​ 예전 반도체는 칩 하나를 웨이퍼에서 잘라내서 플라스틱이나 세라믹 껍데기에 넣고 다리 즉 전기가 드나드는 금속 선을 붙이는 게 패키징의 전부였습니다. 말 그대로 포장이죠. ​ 회로를 새기는 정밀 작업은 앞단에서 다 끝났고 뒷단은 그걸 보호하고 바깥 기판과 연결만 해주면 됐습니다. 사진 출처: 오카메이코리아 비유하자면 HBM 등장 이전의 패키징은 그냥 단층 주택에 지붕 덮고 상하수도, 전기 연결하는 것이었는데 HBM 등장 이후의 패키징은 온갖 초정밀 측량으로 돌변했습니다. 왜? ​ 1층 다음에 2층, 3층... 이 새로 생겼으니까요. 2층부터 모조리 철거하기 싫으면 1층의 그 지붕(단층 주택에선 별거 아니었던)을 아주아주아주 정밀하게 측량해야 하니까요. 이제는 패키징의 개념 자체가 달라지니 웨이퍼 만들 때 쓰던 최고 정밀 검사를 패키징에도 그대로 들이밀어야 합니다. 반도체를 "층끼리 붙인다" 는 행위 자체가 HBM 시대 들어서 엄청나게 중요해지니 뒷단이라고 봐줄 수가 없거든요. 이 최고 정밀 검사 기술의 원조가 바로 KLAC입니다. KLAC는 자기가 앞단에서 쓰던 검사 장비를 그대로 뒷단 패키징으로 확장하고 있습니다. ​ KLAC의 어드밴스드 패키징(Advanced packaging) 검사 매출이 2025년 약 6억 3500만 달러에서 2026년 약 10억 달러로 껑충 뛰는 게 바로 이 흐름이 만들어낸 결과입니다. ​ 설명이 길고 어려웠는데, 이쯤해서 요약을 깔끔하게 하는 게 인지상정이겠죠. ​ 반도체 업계는 싫든 좋든 HBM 강점기로 접어들고 있음 HBM 시대가 열리면서 HBM을 높이 쌓을수록 KLAC가 중요해지는 HBM만의 특징이 있음 고층 반도체에서는 수율이 곱셈 구조라서 층이 늘면 결함 하나의 파괴력이 지수적으로 커짐 그런데 그 결함이 나올 구석(다이, TSV, 마이크로범프, 하이브리드본딩)의 절대 수량도 늘어남 ​ 이런 환경에서는 앞에서 미리 실패하는 게 끝에 가서 실패하는 것보다 훨씬 돈을 아낄 수 있으니 검사 영역이 앞쪽으로도 밀려오고, 동시에 각 층을 만드는 것만큼 층끼리 붙이는 후공정(패키징)도 만만치 않게 중요해져서 뒷단의 검사 영역은 앞쪽만큼 정밀해집니다. ​ 이 흐름들의 기술적 원조가 전부 KLAC라고 봐야 하겠습니다. ​ 그래서 AI 수요가 늘어나니 KLAC가 좋겠지? 라고 간단히 생각하면 안 되고, 앞으로 HBM의 핵심 경쟁력인 층수 자체가 더 높아진다는 것이 KLAC에게는 가장 큰 수혜다! 라고 이해하시면 됩니다. ​ HBM4의 16층, 그리고 그 다음 세대인 HBM5로 갈수록 이 곱셈의 지수만 커질 뿐 방향은 바뀌지 않습니다. AI 경기가 오르내리는 것과 별개로 칩을 높이 쌓는 흐름이 계속되는 한 KLAC의 검사 수요는 계속 늘어날 것으로 보입니다. 사진 출처: 구글 KLAC의 약점은 원래는 상당히 높은 밸류에이션이었지만, 마이크론이나 삼성전자 등 반도체 제조 관련주들에 비하면 덜 오른 편이고, 조정 구간에서는 많이 내린 편입니다(MU가 176% 오를 동안 KLAC은 60% 올랐습니다). ​ 아무래도 반도체 검사 장비주는 사람들이 이해하기도 좀 어려운 기술적 영역이고, 관심도 자체도 HBM 주식들에 비해 떨어지니 그런 경향이 있는데 어떻게 보면 그래서 밸류에이션 부담이 확실히 덜하다고 볼 수 있겠죠. ​ 좋게 말하면 거품이 조금 덜 끼고, 조금 더 빨리 빠졌다고 해야 할까요? ​ 읽어주셔서 감사합니다. ^^